硬件工程师电路设计时经常遇到的那些“拦路虎”

点击上方“公众号”可以订阅哦

异常情况的思考


1  电流倒灌

集成电路的典型模型如下:

                            

1、 D1在大多数CMOS集成电路中起着防静电功能.同时辅助起着输入端限幅作用。但是在ABT,LVT,LVC和AHC/AHCT类集成电路中无此二极管。

2、D2是半导体集成所产生的寄生二极管(存在于所有数字集成电路),其辅助功能为对线路反射的下冲信号进行限幅,提供一些放电保护功能。

3、D3用于保护CMOS电路在放电时的干扰。在大多数双极性器件中也存在此二极管,但为寄生二极管。在集电极开路和三态输出的双极性器件中无此二极管。

4、D4在所有集成电路中均存在此二极管。它是器件的集电极或漏极的二极管。在双极性器件中还附加了一个肖特基二极管对线路反射的下冲信号进行限幅。在CMOS电路中附加了二极管以增加防静电功能。

 

电流倒灌产生的原因:

当使用CMOS型器件作为接口芯片在如下图所示的电路中使用时,如果Vcc2断电,Vcc1继续供给G1,G1的高电平输出电流将通过D1向Vcc2上的电容充电(该充电电流将使D1迅速过载并使其损坏。CMOS器件中D1只能承受20mA的电流)并在Vcc2上建立一电压,该电压使使用Vcc2供电的其它电路工作不正常,特别使可编程器件。

 解决措施:


如图(a):在信号线上加一个几欧姆的限流电阻,可防止过流损坏二极管D1,但不能解决灌流在Vcc上建立电压;


如图(b):在信号线上加二极管D3及上拉电阻R,D3用于阻断灌流通路,R解决前级输出高电平时使G1的输入保持高电平。此方法即可解决灌流损坏二极管D1的问题,又可解决灌流在Vcc上建立电压。缺点是二极管D3的加入降低了G1的低电平噪声容限;


如图(c):在G1的电源上增加二极管D7。缺点是前级输出高电平时,G1通过D1获得电压并从输出高电平给后级电路。同时降低了G1的供电电压,使其在正常使用时高电平输出电压降低。


最有效的解决方法是使用双极型的器件(如LS器件,ABT器件)作为接口,由于双极型器件没有保护二极管D1存在,故不存在上述灌流通路。需要注意的是这时接口的输入、输出信号线上不能加上拉电阻(双极型器件输入悬空当高电平对待)。


2、  热插拔设计

Ø  热插拔对电源的影响

电路板上电或热插拔时会从电源拉出很大的启动电流并导致电源电压的波动,此现象控制不当将影响系统中其它电路的正常使用,甚至导致整个系统的损坏。

热插拔电路的最低要求是提供浪涌电流限制,防止在大的容性负载加电时整个系统损坏。限流功能还有助于减小供电电源的尺寸,并防止在连接器接触时产生电弧。其它热插拔特性还包括:低等效串联电阻、断路器、状态指示、双插入点检测和电源就绪指示。

目前我公司的产品除个别处理机对电源采取上电限流措施外,其余电路板使用PTC对负载过流进行限制,但没有上电限流措施。

最简单的限流元件是保险丝,它可以单独使用或与其它保护元件配合使用,由于保险丝可以有效地防止过流的冲击,它们在系统中既是必须的(如UL 标准的规定),也是系统遇到灾难性故障时的最终防线。标准保险丝的主要缺陷是只能一次性使用,另外一种可替代的小型器件是多重保险丝,这种保险丝的物理尺寸可以根据流过其自身电流所产生的热量而膨胀或缩短,多重保险丝的工作电压范围受温度的限制,但它能够自复位,这是相对于标准保险丝的最大优点。

普通热插拔电路由电容、齐纳管和FET 构成,如下图所示。通过对连接在Q1 栅、源极之间的电容C1 充电达到限制浪涌电流的目的。如果上电期间C1 放电,Q1 的栅极与源极相当于短路,Q1 将维持开路。C1 充电时,Vgs增大,Q1 缓慢开启。C1 的大小和Q1 的Vgs指标确定了Q1 的开启时间和负载电容C2 的充电时间。齐纳管ZD1 用于防止栅-源电压超出其最大额定值。    

硬件工程师电路设计时经常遇到的那些“拦路虎”                         

上图中信号的宽度大于信号的传输延迟(36nS),若信号宽度小于信号的传输延迟,信号将不能传输到终点,系统将失控。

最大匹配线长度计算:

方法1:

定义:信号在传输线上的反射波的振荡过程如果在芯片的传输延迟时间内,反射波将不影响芯片的工作,将信号在传输时间内所传播的距离称作最大匹配线长度,当传输线超过匹配长度时,称为长线传输,此时需要考虑采取措施抑制反射波干扰。

lmax的长度表示为:

    

式中:tPD――数字电路的传输延迟时间(ns)

         V――电磁波速度,(1.4~2)×108m/s

         K――经验常数,取k=4~5

例如,取k=4,v=2×108m/s,求得下面几组最大匹配线长度:

数字电路的传输延迟时间tPD(ns)

最大匹配线长度lmax(m)

50

2.5

40

2.0

30

1.5

25

1.25

20

1

15

75cm

10

50cm

5

25cm

1

5cm

对于TTL系列电路而言,其动作时间为5~10ns,CMOS系列电路的动作时间为25~50ns,HC系列电路的动作时间与TTL系列相仿。系统中往往是多种系列器件混合使用,故应以TTL系列器件对应的lmax为准。所以传输线长度lmax可取25cm。也就是说,当传输线长度超过25cm时,应采取抑制反射波干扰措施。

方法2:

定义:如果信号在传输线上往返一次的时间比信号的上升时间短,则认为该传输线不匹配也不会对信号产生影响。

如下图所示,就同一条线路而言,具有不同上升时间(下降时间)的数字电路驱动相同的负载(3英寸长的无匹配信号线,负载电容15pF),其输出信号的波形大不相同。上一个波形表示1986年生产的驱动器的(上升/下降时间为5ns)输出波形,波形很好,可以使用;下一个波形表示1996年生产的驱动器(上升/下降时间为1/2ns)的输出波形,波形很差,不能使用。

硬件工程师电路设计时经常遇到的那些“拦路虎”

2、 采用输入/输出驱动器

如下图所示,当A点为低电平时,反射波从B向A传输。由于此时驱动器的输出阻抗几乎为零,反射信号一到达该输出端就有相当部分被吸收掉,只剩下部分信号继续反射。也就时说,由于反射信号遇到的时低阻抗,它的反射能力大大减弱。当A点为高电平时,发送器的输出阻抗很大,可视为开路,为了降低接收器的输入阻抗,接入一个负载电阻,这样就大大削弱了反射波的干扰。

 

3、降低输入阻抗

如下图所示,当驱动器输出低电平时,A点对地阻抗很低;当驱动器输出高电平时,B点对地阻抗也很低。由此可见,无论是输出高电平还是低电平,反射波都将很快衰减。


4、 采用光电耦合

除可有效抑制反射波干扰外,还实现了信号地隔离。

硬件工程师电路设计时经常遇到的那些“拦路虎”

差分传输方式的终端匹配方法比较:

如下图所示的两种差分传输方式的终端方法,第一种方法采用单电阻终端,第二种方法采用双电阻终端。

第一种方法对差模信号进行匹配,但不对共模信号匹配。在共模干扰比较理想的情况(干扰信号同时到达A、B线,并且幅度相同)下可以很好的工作,但由于布线等原因造成A、B传输线受干扰情况不完全一致时,干扰信号会在传输线上来回反射,特别是在传输时钟信号,并且传输线延时等于1/4时钟周期时,干扰信号可能在线路上来会反射形成自激。

第二种方法对每条传输线单独进行匹配,该方法对共模信号和差模信号同时匹配,故不会在传输线上产生反射。



5、电源完整性



其中:VT表示信号的开关门限电平,从4.8节集成电路的表中可以得知,不同系列集成电路其开关门限电平各不相同。可以看出,如果输入信号的trtf足够小的话,开关门限电平对信号占空比的影响就相应小。


在需要多路时钟信号的系统中或需要对时钟进行多级传输的系统中采用专用的时钟驱动器件是比较好的选择。专用时钟驱动器件有较固定并且小的传输时延、各路输出间的相位差很小、输出信号具有较小的tr和tf (≤2ns-49FCT3805),并且其输入仅为一个负载。而使用普通逻辑器件作为时钟驱动来使用存在传输时延变化大、各输出间相位差大等缺点。


为保证时钟到达不同负载的相位相同,仅采用专用时钟驱动器件还不够,还要考虑匹配、线长、负载等因素。可以采取以下一些措施来控制:

1、注意驱动器的传输延迟;

2、在时钟的传输路径上使用相同的驱动器;

3、平衡各路径的线路延迟;

4、使用相同的线路匹配方法;

5、平衡各路径的负载,有时可能需要在负载处增加电容来达到。

为减小时钟信号的EMC,应在电路设计或PCB布板时采取以下措施:

1、设计独立的电源、地平面;

2、减小时钟线与电源或地的距离;

3、使用小封装器件;

4、减小时钟驱动器的tr/tf;

5、使用差分传输方式;

6、使用低压传输如LVDS/GTL;


环境因素的考虑


7、静电防护

抑制静电干扰可从两方面入手:避免静电的产生;切断静电放电途径。主要措施有:

n CMOS器件在使用时应注意防静电。其一是输入引脚不能悬空,如果输

入引脚悬空,在输入引脚上很容易积累电荷。尽管CMOS器件的输入端都有保护电路,静电感应一般不会损坏器件,但很容易使输入引脚电位处于0~1V之间的过渡区域。这时,反相器的上、下两个场效应管均会导通,使电路功耗大大增加。其二是设法降低输入电阻,可以在输入引脚与电源或地之间接入一个负载电阻(1~10KΩ),为静电电荷提供泄放通路。三是CMOS器件与长传输线连接时,通过TTL缓冲后再与长传输线相连。

1、控制环境湿度在45%~65%。静电地产生与湿度有密切关系,环境越干

燥,越容易产生静电。

2、机房铺设防静电地板。

3、焊接工具应接地。

4、提高结构件地绝缘能力并良好接地


8、热设计

确定产品的运行环境温度指标,确定设备内部及关键元器件的温升限值。一般说来,元器件工作时的温度上升与环境温度没有关系,而民用级别的元器件的允许工作温度大多在70~85℃,为了保证在极限最高环境温度(50℃左右)下元器件的工作温度还在其允许温度范围内并有相当的冗余度,设备内部及元器件的温升设计指标定在15℃左右比较合适。在硬件单板设计时,首先应该明确区分易发热器件和温度敏感器件(即随着温度的变化器件容易发生特性漂移、变形、流液、老化等),布PCB板时要对易发热器件采取散热措施,温度敏感器件要与易发热器件和散热器隔开合适的距离,必要时要从系统的角度考虑采取补偿措施。系统或子系统通过自然散热(通风、对流等)措施不能保证设备内部及关键元器件温升限值指标得到保证时,需要采取强迫制冷措施。

 

9、EMC设计

电磁兼容(EMC)包括电磁干扰(EMI)和电磁敏感度(EMS)两个方面。电磁兼容是指设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力。


要提升这种能力,有许多应用课题要解决,如:电磁波的散射、透射、传输、孔缝耦合,各种干扰源的机理和特性,各种干扰参数的计算和测试,各种结构的屏蔽效果,各种防护方法、测试方法、标准等等。对应设计的方法也有多种,如:防静电设计、防雷设计、防地电位升设计等等;一般从以下方面考虑,以保证产品的EMC特性:


1、静电放电的防护。首先要阻止电流直接进入电子线路,最普通的办法就是建立完善的屏蔽结构(必要时在外壳与电路之间增加第二层屏蔽层),屏蔽层接到电路的公共接地点上。对内部的电路来说,如果需要与金属外壳相连时,必须采用单点接地的方式,防止放电电流流过这个电路,造成伤害。


2、屏蔽。采用屏蔽的目的有两个:一是限制内部的辐射电磁能越过某一区域;二是防止外来的辐射进入某一区域。主要对电场、电磁场、磁场进行屏蔽(现实对磁场的屏蔽更难)。


3、接地。接地的目的一是防电击,一是去除干扰。接地可分为两大类,即安全接地与信号接地。接地时应该注意:接地线愈短愈好、接地面应具有高传导性、切忌双股电缆分开安装、低频宜采用单点接地系统、高频应采用多点接地系统、去除接地环路;


4、滤波。实际工作中,无法完全做好接地与屏蔽的工作。因此,会采用滤波(将不需要的信号去除)的方式来弥补不足,主要通过滤波电路来实现。在实际使用中,由于设备所产生的杂讯中共模和差模的成分不一样,所采用的滤波电路也有变化,可适当增加或减少滤波元件。具体电路的调整一般要经过EMI测试后才能有满意的结果。


来源:电子发烧友网

硬件工程师电路设计时经常遇到的那些“拦路虎”

硬件工程师电路设计时经常遇到的那些“拦路虎”


给TA打赏
共{{data.count}}人
人已打赏
可靠性设计

基础:各种电源滤波电路解析

2017-6-30 0:00:00

可靠性设计

2017中国(成都)军民融合高端论坛【2号通知】

2017-7-4 0:00:00

0 条回复 A文章作者 M管理员
    暂无讨论,说说你的看法吧
个人中心
购物车
优惠劵
今日签到
有新私信 私信列表
搜索